很多人都說，高速電路看著比普通的電路的電路結(jié)構(gòu)簡單，但是為什么都說很難，說這話的工程師可能還沒有深入的了解高速電路的特點(diǎn)。沒錯，在做低速電路的時(shí)候，總想著要做電路匹配等等，高速電路相對來講確實(shí)簡單，不是兩顆芯片中間加兩顆AC耦合電容直接相連，就是一顆芯片與連接器中間加兩顆AC耦合電容直接相連。但是不要看著結(jié)構(gòu)簡單，因?yàn)樵诟咚匐娐分?，電路已?jīng)不是簡單的電路，電容也不是簡單的一顆電容啦,這一顆電容優(yōu)化不好，可能就會導(dǎo)致你整個(gè)高速電路設(shè)計(jì)失敗。
在高速串行鏈路中，為了讓工作在不同電壓下的發(fā)送器和接收器能夠連接(也許是為了不影響各自buffer模擬電路部分的靜態(tài)工作點(diǎn))，需要在通路中加入AC耦合電容，但是AC耦合電容自身和焊接電容的焊盤會給通路帶來阻抗的不連續(xù)性，這在設(shè)計(jì)中都需要仔細(xì)考慮。
以一個(gè)典型的通路作為實(shí)例案例來研究這個(gè)問題
當(dāng)信號傳到AC耦合電容處，由于焊盤的面積和電容兩端的引腳比較大，這個(gè)點(diǎn)的寄生電容必然很大，zui終在阻抗曲線TDR圖上對應(yīng)地顯示出阻抗偏小，進(jìn)而導(dǎo)致return loss變的很大。為了讓阻抗連續(xù)，減小電路的容性，提高阻抗，通常采取在電容的下方隔層參考（挖空某些層），如下圖
接下來,我們將通過修改前后的電容結(jié)構(gòu)分別做3D電磁場仿真，對比其處理前后的阻抗、回波損耗以及插入損耗。
一、對比阻抗（TDR）
用前面3D電磁場仿真得到的S參數(shù)對這兩種電路做TDR分析：
1) 沒有處理時(shí)
2) 做隔層處理
可以看到未處理之前阻抗的不連續(xù)點(diǎn)很明顯，做隔層處理之后的阻抗改善很多，幾乎看不到任何的不連續(xù)了。
二、對比回?fù)p
1) 沒有處理時(shí)
2) 做隔層處理
隔層處理之后，無論是S11還是S22，都要比原來的改善很多，回波損耗在-30dB以下，這在實(shí)際的通路中的響應(yīng)降到zui低。從S22>S11可以看出靠近電容端的端口回?fù)p要大。
三、對比插損
1) 沒有處理時(shí)
2) 做隔層處理
:http://www.mlcc1。。ｃｏｍ/news/2595.html
