數(shù)字電路創(chuàng)新設計開發(fā)系統(tǒng)
型號：DL07-DGC55++
數(shù)字電路創(chuàng)新設計開發(fā)系統(tǒng)
型號：DL07-DGC55++
與《實用數(shù)字電子技術基礎》教材配套的實驗開發(fā)與創(chuàng)新設計的設備是：
一、模塊化數(shù)字電路實驗與創(chuàng)新設計綜合實驗系統(tǒng)
模塊化系統(tǒng)的結(jié)構示意圖。由于以上所示二教材中大量的實驗和設計項目涉及許多不同類型的，可自由增減的擴展模塊，主系統(tǒng)平臺上有許多標準接口。以其為核心，對于不同的實驗設計項目，可接插上對應的接口模塊。如VGA/PS2模塊、寬位數(shù)據(jù)輸入輸出模塊、液晶模塊、各類存儲器模塊、電機模塊、各類鍵盤模塊、數(shù)碼管/發(fā)光管顯示模塊等等；這些模塊可以是現(xiàn)成的，也可以根據(jù)主系統(tǒng)平臺的標準接口和創(chuàng)新要求由教師或?qū)W生自行開發(fā)。
顯然類似DL07_DGC的模塊自由組合型綜合實驗系統(tǒng)容易成為高校目*分流行的實踐平臺，其基本特點是：
◆ 由于系統(tǒng)的各實驗功能模塊可自由組合、增減，故不僅可實現(xiàn)的實驗項目多，類型廣，更重要的是很容易實現(xiàn)形式多樣的創(chuàng)新設計；
◆ 由于各類實驗模塊功能集中，結(jié)構經(jīng)典，接口靈活，對于任何一項具體實驗設計都能給學生獨立系統(tǒng)設計的體驗，甚至可以脫離系統(tǒng)平臺；
◆ 面對不同的專業(yè)特點，不同的實踐要求和不同的教學對象，教師，甚至學生自己可以動手為此平臺開發(fā)增加新的實驗和創(chuàng)新設計模塊；
◆ 由于系統(tǒng)上的各接口，以及插件模塊的接口都是統(tǒng)一標準的，提供了所有接口電路圖，因此此系統(tǒng)可以通過增加相應的模塊而隨時升級；
特別要強調(diào)的是，KX_DGC55系統(tǒng)在除了適用于此二教材中涉及的所有數(shù)字電路和數(shù)字系統(tǒng)實驗和創(chuàng)新實踐外，還能很專業(yè)地包涵諸如EDA技術實驗、硬件描述語言應用實驗、單片機技術實驗、SOPC開發(fā)、各類IP的應用、SOC片上系統(tǒng)設計、計算機組成實驗和微機原理與接口技術實驗等。整個課程體系的實驗和設計都可以在此實驗系統(tǒng)上完成。
DL07-DGC55+配置如下：
一、基本平臺
編號:A 主系統(tǒng)
☆此平臺多可同時插12 塊模塊板。
☆ DL07_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進行配置或編程；2、對配置器件EPCSx編程；3、訪問和編輯FPGA內(nèi)部RAM；4、調(diào)試Nios2，完成SOPC設計；5、支持SignalTapII 嵌入式邏輯分析儀。
(2)USB到UART串行通信轉(zhuǎn)換：1、通過USB與FPGA串行通信，實現(xiàn)PC與FPGA的串行通信，且無需RS232電平轉(zhuǎn)換；2、通過USB與單片機的串行通信，實現(xiàn)PC與通用單片機的UART串行通信；3、通過USB
對STC等系列單片機進行直接編程開發(fā)，無需電平轉(zhuǎn)換。
☆ ByteBlasterMV編程器一個（可對isp單片機編程）。
☆ 5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號。注意有“高阻態(tài)”測試功能。
☆ 獨立的標準時鐘頻率20個。20MHZ-0.5HZ。
☆ 電源有自動保護的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。
☆ 8個LED放光二級管，8個乒乓開關，揚聲器。
☆ DDS信號輸出口及幅度、偏移調(diào)諧。
編號:B3、FPGA模塊三 |
CycloneIII EP3C55F484(484腳BGA封裝)，內(nèi)部資源極其豐富：5萬6千個邏輯宏單元、240萬RAM bit；4個鎖相環(huán)(超寬超高鎖相環(huán)輸出頻率：1300MHz至2kHz)。其他內(nèi)部資源和技術指標好于EP3C40；接口器件有32MB SDRAM、1GB并行Flash、2M串行Flash 16M配置Flash、256KSRAM，20MHz有源晶振等，板上還有3032 CPLD，。 FPGA板包含 8051/52 IP核。提供商業(yè)級全兼容MCS-51單片機IP核。利用此核，實驗者可以實現(xiàn)傳統(tǒng)單片機實驗系統(tǒng)無法達到的SOC(片上系統(tǒng))設計。即將單片機CPU、RAM、ROM以及其它各類接口電路模塊設計在同一片F(xiàn)PGA中。此類技術對于對于面向*的就業(yè)十分必要。 8088、8086 CPU IP核。 8255A IP核模塊；8255A IP核(I/O接口)；8253/8254 IP核(定時器)；8250 IP核(UART串行通信)；8237 IP核(DMA控制器)；8259 IP核(可編程中斷控制器)，以及基于FPGA的RAM/ROM核、鎖相環(huán)核等。這些IP核與8088CPU核相結(jié)合就能在單片F(xiàn)PGA中構成一個微機系統(tǒng)，從而學習到實用的SOC設計工程技術。FPGA中的8088核與MCS-31單片機核及其中的各種模塊和核都能與以下各模塊結(jié)合，實現(xiàn)不同類型的實驗開發(fā)。此系統(tǒng)能運行完整的8086微機SOC片上系統(tǒng)，其內(nèi)部SRAM能放下BIOS啟動ROM、顯示緩存、PS2緩存等，能啟動MS-DOS操作系統(tǒng)，在VGA顯示器上用PS2鍵盤能完成MS-DOS命令和WINDOWS及運行傳統(tǒng)軟件，如TURBO C，QBASIC等等。為SOC片上系統(tǒng)的學習與創(chuàng)新設計提供了絕好的平臺。 |
| 編號:C5、可重構型DDS全數(shù)字函數(shù)信號發(fā)生器模塊 |
全數(shù)字型DDS函數(shù)信號發(fā)生器模塊，含F(xiàn)PGA、單片機、超高速DAC、高速運放等。既可用作全數(shù)字型DDS函數(shù)信號發(fā)生器，同時也可作為EDA/DSP系統(tǒng)及專業(yè)級DDS函數(shù)信號發(fā)生器設計開發(fā)平臺。作為DDS函數(shù)發(fā)生器的功能主要包括：等精度頻率計，全程掃頻信號源（掃速、步進頻寬、掃描方式等可數(shù)控），移相信號發(fā)生，里薩如圖信號發(fā)生，方波/三角波/鋸齒波和任意波形發(fā)生器，以及AM、PM、FM、FSK、ASK、FPK等各類調(diào)制信號發(fā)生器。
|
| 編號:C8、4X4+8個單脈沖綜合鍵盤模塊 |
| 編號:C10、24位輸出顯示HEX模塊 |
| 編號:C13、點陣式128X64液晶顯示模塊 |
編號:C14、字符式20X4液晶顯示模塊 |
編號:C15、800X480數(shù)字TFT彩屏 |
編號:C16、普通A/D與D/A模塊 |
編號:C17、高速A/D和雙通道DA模塊 |
編號:C21、SD+PS2+RS232+VGA顯示接口模塊 |
編號:C23、電機接口模塊 |
編號:C25、語音處理+4動態(tài)掃描模塊 |
編號:C26、雙串行存儲器+邏輯筆設計模塊 |
編號:C32、交通燈模塊 |
編號:D35傳統(tǒng)數(shù)字電路模塊，提供部分74系列實驗器件及接口
○ 基本軟件：1）Quartus II 9.0/11.0；2）ModelSim；3）Synplify；4）IDE；5）8051單片機IP核；6）8088/8086 CPU IP核；7）8088/8086微機系統(tǒng)接口模塊IP核：8253核、8237核、8259核、8255IP核和8250等IP核；8）Nios II
基于EDA技術的實驗：（部分）
1、3-8譯碼器構成1位全加器
2、基于CASE語句的3-8譯碼器構成1位全加器
3、1位全加器設計
4、16進制數(shù)至7段LED顯示譯碼器
5、抖動消除電路設計
6、基于74161的12進制計數(shù)器
7、基于廣義譯碼器的計數(shù)器
8、基于廣義譯碼器的12進制計數(shù)器
9、基于一般模型的異步預置型12進制計數(shù)器
10、基于一般模型的抗干擾型10進制計數(shù)器
11、基于一般模型的可預置型計數(shù)器
12、基于LPM計數(shù)器模塊的8位可預置型計數(shù)器
13、步進電機雙向控制電路設計
14、步進電機控制
15、直流電機控制
16、簡易波形發(fā)生器設計
17、基于DDS的信號發(fā)生器
18、狀態(tài)機控制ADC采樣
19、6位普通頻率計設計
20、模型數(shù)字電子琴設計
21、樂曲自動演奏電路設計
22、乒乓球游戲電路設計
24、VGA彩條信號控制設計
25、VGA圖像顯示控制電路設計
26、等精度頻率計設計
27、 串行通信與頻譜分析
提供基于數(shù)字電路創(chuàng)新實驗：
1、PS2鍵盤控制電子琴；
2、VGA顯示游戲；
3、DDS移相信號發(fā)生器；
4、PS2控制俄羅斯方塊游戲；
5、彩色液晶點燈游戲?qū)嶒灒?/span>
6、LCD顯示超級瑪麗游戲等。
7、點陣液晶游戲?qū)嶒?/span>
等等
