EDA/SOPC實驗與創(chuàng)新設計開發(fā)系統(tǒng) 大學生電子設計競賽培訓箱 計算機原理與組織實驗與設計
▲ 現(xiàn)代數(shù)字電路與數(shù)字系統(tǒng)設計實驗、基礎EDA實驗、針對VHDL/Verilog語言學習的實驗與設計；
▲ EDA與SOPC創(chuàng)新設計實驗與相關科研開發(fā)項目、全國大學生電子設計競賽培訓項目（注意，由于標準模塊結構上的一般性，以及可以脫離主系統(tǒng)平臺獨立現(xiàn)成系統(tǒng)，因此模塊可以直接用作電子競賽的作品參加評審）；
由杭州電子科技大學潘松/黃繼業(yè)編著的教材《EDA技術實用教程》自出版以來，發(fā)行量已超30萬冊，這在同類教材中*。此書被先后評選為“十一五”和“十二五”國家規(guī)劃教材?？茖W出版社于建社55周年紀念日為此書作者潘松教授頒發(fā)了“優(yōu)秀作者獎”，頒獎理由是“為表彰您為我社作出的突出貢獻”；美國Altera公司為了表彰通過大發(fā)行量的廣受歡迎的教材推廣EDA/FPGA技術，在2011年的全國教師大會上特授予潘松教授“終身成就獎”。此教材在國內(nèi)已有一百多所高校使用，其中還包括許多重點大學，如南大、哈工大、清華等。
清華大學許忠信教授對于此書參評國家規(guī)劃教材的評語是
“由潘松教授主編、科學出版社出版的<技術實用教程〉〉一書根據(jù)課堂教學和EDA實驗的要求，以提高實際工程能力為目的，深入淺出地對EDA技術及相關知識做了系統(tǒng)和完整的介紹，是一本值得*的好教材。一本好教材來自于作者深厚的業(yè)務功底、長年的實踐積累以及由此產(chǎn)生的*的編撰理念，這些理念和獨到視角均反映在作者撰寫的前言中。比如通過典型實例講解硬件描述語言，通過由淺入深、層層遞進的實驗項目培養(yǎng)學生的工程設計能力等等。在實驗設計方面，既有與教材知識點緊密的基礎性實驗，以促進理論知識的掌握和基本技能的提高，又有開放的設計創(chuàng)新型實驗，為培養(yǎng)學生創(chuàng)新能力留下了廣闊空間。并且對于各類典型實驗項目，均提供了較為詳細的實驗范例，方便了學生自學，提高了實驗效率”
《EDA技術實用教程》有兩個版本，VHDL版和VerilogHDL版。圖中顯示的是第4版的畫面，但作者*選用第5版。第5版教材于今年5月出版?！禘DA技術實用教程》的特色是：
1）注重實踐、實用和創(chuàng)新能力的培養(yǎng)。除在各章中安排了許多習題外，絕大部分章節(jié)都安排了許多針對性強的實驗與設計項目，使學生對每一章的課堂教學內(nèi)容和教學效果能及時通過實驗得以消化和強化。并盡可能地從學習一開始就有機會將理論知識與實踐及自主設計緊密起來。這些項目涉及的技術領域寬，知識涉獵密集、針對性強，而且自主創(chuàng)新意識的啟示性好。與示例一樣，所有的實驗項目都通過了EDA工具的仿真測試并通過FPGA平臺的硬件驗證。每一個實驗項目除給出詳細的實驗目的、原理和報告要求外，都含多個子任務，通常分為：*層次實驗任務是與該章某個闡述內(nèi)容相關的驗證性實驗；第二層次實驗任務是要求在上一實驗基礎上做一些改進和發(fā)揮；第三層次的實驗通常是提出自主設計的要求和任務；在更高的實驗任務層次則在僅給出一些提示的情況下提出自主創(chuàng)新性設計的要求。
2）高效的教學模式成就速成。根據(jù)硬件描述語言的特點，摒棄流行的計算機語言的教學模式，而以電子線路設計為基點，采用了基于情景和工作過程的教學模式，從實例的介紹中引出HDL語句語法內(nèi)容及深入淺出的教學流程，同時安排了大量對HDL學習有針對性的示例和實驗項目，使讀者能盡早進入數(shù)字系統(tǒng)工程設計經(jīng)驗的積累和能力提高階段，并能通過這些面向實際的實踐和實驗活動，快速深化對HDL的理解，并掌握對應的設計技巧。
3）更加強調(diào)實踐性。此教材的結構特點決定了授課課時數(shù)可十分靈活，視具體的專業(yè)特點、課程定位及學習者的前期教育力度等因素而定，大致在20至50學時之間選擇。為了有效倍增學生的實踐和自主設計的時間，教材建議借鑒清華大學的一項教改措施，即其電子系本科生從一入學就人手獲得一塊FPGA實驗開發(fā)板。這是因為EDA技術本身就是一個可把全部實驗和設計帶回家的課程。使他們能利用自己的計算機在課余時間完成自主設計項目，強化學習效果。
相比于前面4版，第五版的優(yōu)勢更為明顯：1）語法的情景法描述更為直觀，示例更為典型，結構更完整；2）對于工程設計十分重要的狀態(tài)機應用一章有了更多的點睛之處，而在之后還增加了一章基于狀態(tài)機的16位CPU詳細設計的內(nèi)容，將狀態(tài)機的應用引向深入。特別是還加入了CPU創(chuàng)新設計競賽項目和指導；3）鑒于Altera已將Quartus II 10.0及此后版本的軟件中曾經(jīng)一貫內(nèi)置的門級波形仿真器移除了，并*使用接口于Quartus II的ModelSim仿真器，第五版針對Test Bench仿真，增加了ModelSim-Altera的使用方法；4）增加的另一章是介紹單片機與FPGA接口技術，及基于單片機IP核的FPGA片上系統(tǒng)開發(fā)的內(nèi)容，這對電子設計競賽培訓很有用；5）刪去了不太合適的實驗項目和原來的SOPC內(nèi)容(擬推相關教材)。
一、模塊化EDA/SOPC實驗與創(chuàng)新設計綜合實驗系統(tǒng)
KX_EDA10+結構示意圖。由于以上介紹的4教材中大量的實驗和設計項目涉及許多不同類型的，可自由增減的擴展模塊，主系統(tǒng)平臺上有許多標準接口。以其為核心，對于不同的實驗設計項目，可接插上對應的接口模塊。如VGA/PS2模塊、TFT數(shù)字彩色液晶模塊、USB模塊、寬位數(shù)據(jù)輸入輸出模塊、SD卡模塊、點陣液晶模塊、各類存儲器模塊、各類A/D與D/A模塊及各類鍵盤模塊等；這些模塊可以是現(xiàn)成的，也可以根據(jù)主系統(tǒng)平臺的標準接口和創(chuàng)新要求由教師或學生自行開發(fā)。
通常，諸如EDA技術、計算機組成與設計、微機原理與接口技術、單片機技術等傳統(tǒng)實驗平臺多數(shù)是整體結構型的，雖也可完成多種類型實驗，但由于整體結構不可變動，實驗項目和類型是預先設定和固定的，很難有自主發(fā)揮的余地，對于學生的創(chuàng)新思想與創(chuàng)新設計如果與實驗系統(tǒng)的結構不吻合，便無法在此平臺上獲得驗證；同樣，教師若有新的創(chuàng)新型實驗項目，也無法及時融入實驗系統(tǒng)供學生發(fā)揮。因此此類平臺不具備可持續(xù)拓展的潛力，也沒有隨需要更新和升級的能力。特別是針對EDA/SOPC的創(chuàng)新實驗，涉及的自主設計項目更多，結構變化更大，系統(tǒng)更復雜，*不可能預知后設計出的創(chuàng)新項目應該包含哪些功能結構和接口模塊。顯然，多模塊自由組合結構給出了的解決方案。
不難理解，模塊自由組合型創(chuàng)新設計綜合實驗系統(tǒng)，已成為高校目*分流行的實踐平臺
以下向用戶*幾款從低到高實驗系統(tǒng)，所配置的模塊以序號來代替，或用戶根據(jù)需要自行配置
型號:DL07-40A++完成以下實驗：
KX-EDA系列系統(tǒng)所能實現(xiàn)的實驗與創(chuàng)新設計項目類型包括：
▲ 現(xiàn)代數(shù)字電路與數(shù)字系統(tǒng)設計實驗、基礎EDA實驗、針對VHDL/Verilog語言學習的實驗與設計；
▲ EDA與SOPC創(chuàng)新設計實驗與相關科研開發(fā)項目、全國大學生電子設計競賽培訓項目（注意，由于標準模塊結構上的一般性，以及可以脫離主系統(tǒng)平臺獨立現(xiàn)成系統(tǒng)，因此模塊可以直接用作電子競賽的作品參加評審）；
▲ 基于計算機原理與組織實驗與設計，包括8位/16位CISC和RISC流水線型 CPU的設計、實現(xiàn)與測試；
▲ 基于32位Nios II嵌入式處理器和Qsys開發(fā)環(huán)境的SOPC實驗與開發(fā)；
▲ 基于Open RISC 1200系列的32位RISC處理器嵌入式SOC系統(tǒng)實驗與開發(fā)；
▲ 基于微機原理與接口技術的8088/8086 IP核的微機SOC系統(tǒng)，以及8253定時器IP核、8237 DMA IP核、8259中斷控制IP核、8255可編程I/O IP核和8250 UART串行通信IP等核構建的單片F(xiàn)PGA SOC微機系統(tǒng)；此FPGA內(nèi)部SRAM中含BIOS啟動ROM、顯示緩存、PS2緩存等；能啟動MS-DOS操作系統(tǒng)和Windows操作系統(tǒng)，在VGA顯示器上用PS2鍵盤和鼠標完成所有DOS和部分Windows命令及運行各種基于命令行的傳統(tǒng)軟件與視窗軟件；單片機與FPGA接口實驗與設計；基于8051單片機IP核的SOC片上系統(tǒng)設計系列實驗等。
○ 基本軟件：1）Quartus II 9.0/12.0；2）ModelSim；3）Synplify；4）IDE；5）8051單片機IP核；6）8088/8086 CPU IP核；7）8088/8086微機系統(tǒng)接口模塊IP核：8253核、8237核、8259核、8255IP核和8250等IP核；8）Nios II；
KX-EDA40A++配置如下：
一、基本平臺 編號A
☆此平臺多可同時插12 塊模塊板。
☆ KX_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進行配置或編程；2、對配置器件EPCSx編程；3、訪問和編輯FPGA內(nèi)部RAM；4、調(diào)試Nios2，完成SOPC設計；5、支持SignalTapII 嵌入式邏輯分析儀。
(2)USB到UART串行通信轉換：1、通過USB與FPGA串行通信，實現(xiàn)PC與FPGA的串行通信，且無需RS232電平轉換；2、通過USB與單片機的串行通信，實現(xiàn)PC與通用單片機的UART串行通信；3、通過USB
對STC等系列單片機進行直接編程開發(fā)，無需電平轉換。
☆ ByteBlasterMV編程器一個（可對isp單片機編程）。
☆ 5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號。注意有“高阻態(tài)”測試功能。
☆ 獨立的標準時鐘頻率20個。20MHZ-0.5HZ。
☆ 電源有自動保護的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。
☆ 8個LED放光二級管，8個乒乓開關，揚聲器。
☆ DDS信號輸出口及幅度、偏移調(diào)諧。
編號:B2、FPGA模塊二 |
Cyclone III FPGA EP3C40Q240，約300萬門、4鎖相環(huán)，120萬RAM bit，4萬LCs，16M Flash EPCS16，超寬超高鎖相環(huán)輸出頻率1300MHz至2kHz，22對LVDS差分通道，252個9X9bit數(shù)字乘法器等，板上還有3032 CPLD、16M EPCS16 Flash、32M SDRAM。提供多種IP核：32位NiosII核、20MHz有源晶振等。 FPGA板包含 8051/52 IP核。提供商業(yè)級全兼容MCS-51單片機IP核。利用此核，實驗者可以實現(xiàn)傳統(tǒng)單片機實驗系統(tǒng)無法達到的SOC(片上系統(tǒng))設計。即將單片機CPU、RAM、ROM以及其它各類接口電路模塊設計在同一片F(xiàn)PGA中。此類技術對于對于面向*的就業(yè)十分必要。 8088、8086 CPU IP核。 8255A IP核模塊；8255A IP核(I/O接口)；8253/8254 IP核(定時器)；8250 IP核(UART串行通信)；8237 IP核(DMA控制器)；8259 IP核(可編程中斷控制器)，以及基于FPGA的RAM/ROM核、鎖相環(huán)核等。這些IP核與8088CPU核相結合就能在單片F(xiàn)PGA中構成一個微機系統(tǒng)，從而學習到實用的SOC設計工程技術。FPGA中的8088核與MCS-31單片機核及其中的各種模塊和核都能與以下各模塊結合，實現(xiàn)不同類型的實驗開發(fā)。 |
編號:C5、可重構型DDS全數(shù)字函數(shù)信號發(fā)生器模塊 |
全數(shù)字型DDS函數(shù)信號發(fā)生器模塊，含F(xiàn)PGA、單片機、超高速DAC、高速運放等。既可用作全數(shù)字型DDS函數(shù)信號發(fā)生器，同時也可作為EDA/DSP系統(tǒng)及專業(yè)級DDS函數(shù)信號發(fā)生器設計開發(fā)平臺。作為DDS函數(shù)發(fā)生器的功能主要包括：等精度頻率計，全程掃頻信號源（掃速、步進頻寬、掃描方式等可數(shù)控），移相信號發(fā)生，里薩如圖信號發(fā)生，方波/三角波/鋸齒波和任意波形發(fā)生器，以及AM、PM、FM、FSK、ASK、FPK等各類調(diào)制信號發(fā)生器。
|
| 編號:C6、MCS-51單片機模塊 |
可對AT89S51、AT89S52、AT89S8253等單片機進行實驗開發(fā)，可對不同模塊進行編程控制（配STC89S51）?？赏ㄟ^康芯提供的雙功能下載器USB-RS232，即USB轉串口對單片機（P3.0和P3.1）編程，這種方式更方便
|
| 編號:C7、4X4十六鍵鍵盤 |
| 編號:C8、4X4+8個單脈沖綜合鍵盤模塊 |
| 編號:C9、7數(shù)碼管串行靜態(tài)顯示模塊 |
| 編號:C10、24位輸出顯示HEX模塊 |
| 編號:C13、點陣式128X64液晶顯示模塊 |
編號:C14、字符式20X4液晶顯示模塊 |
編號:C15、800X480數(shù)字TFT彩屏（可配觸摸屏） |
編號:C16、普通A/D與D/A模塊 |
編號:C17、高速A/D和雙通道DA模塊 |
編號:C18、高速12位SPI串行雙ADC |
編號:C19、8位+16位高分辨率ADC等模塊 |
編號:C20、SPI串行接口高速ADC+DAC模塊 |
編號:C21、SD+PS2+RS232+VGA顯示接口模塊 |
編號:C22、USB接口模塊 |
編號:C23、電機接口模塊 |
編號:C25、語音處理+4動態(tài)掃描模塊 |
編號:C26、雙串行存儲器+邏輯筆設計模塊 |
編號:C28、繼電器/CAN/RS485總線模塊 |
編號:C29、GPS實驗開發(fā)模塊 |
編號:C32、交通燈模塊 |
KX_DN系統(tǒng)部分實驗
注：以下實驗根據(jù)系統(tǒng)配置來對應完成
4.1 針對HDL設計的EDA基本實驗與設計
實驗4-1．計數(shù)器設計
實驗4-2．多路選擇器設計
實驗4-3．8位全加器設計
實驗4-4．原理圖輸入法設計頻率計
實驗4-5．十六進制7段數(shù)碼顯示譯碼器設計
實驗4-6 數(shù)碼掃描顯示電路設計
實驗4-7 半整數(shù)與奇數(shù)分頻器設計
實驗4-8 ?？煽赜嫈?shù)器設計
實驗4-9 VGA彩條信號顯示控制電路設計
實驗4-10 移位相加型8位硬件乘法器設計
實驗4-11 移位寄存器設計
實驗4-12 串行靜態(tài)顯示控制電路設計
4.2 針對LPM宏模塊應用的EDA實驗與設計
實驗4-13．查表式硬件運算器設計
實驗4-14. 正弦信號發(fā)生器設計
實驗4-15. 八位數(shù)碼顯示頻率計設計
實驗4-16．簡易邏輯分析儀設計
實驗4-17. DDS正弦信號發(fā)生器設計
實驗4-18. 移相信號發(fā)生器設計
實驗4-19. 4X4陣列鍵盤鍵信號檢測電路設計
實驗4-20. VGA簡單圖像顯示控制模塊設計
實驗4-21 SPWM脈寬調(diào)制控制系統(tǒng)設計
實驗4-22 基于DES數(shù)據(jù)加密標準的加解密系統(tǒng)設計
實驗4-23 線性反饋移位寄存器設計
實驗4-24 步進電機細分控制電路設計
實驗4-25 基于FT245BM的USB通信控制模塊設計
實驗4-26 直流電機綜合測控系統(tǒng)設計
實驗4-27 VGA動畫圖像顯示控制電路設計
實驗4-28 AM幅度調(diào)制信號發(fā)生器設計
4.3 針對狀態(tài)機應用的EDA實驗與設計
實驗4-29 序列檢測器設計
實驗4-30 ADC采樣控制電路設計
實驗4-31 數(shù)據(jù)采集模塊設計
實驗4-32 五功能智能邏輯筆設計
實驗4-33 比較器加DAC器件實現(xiàn)ADC轉換功能電路設計
實驗4-34 通用異步收發(fā)器UART設計
實驗4-35 點陣型與字符型液晶顯示器驅動控制電路設計
實驗4-36 串行ADC/DAC控制電路設計
實驗4-37 硬件消抖動電路設計
實驗4-38 數(shù)字彩色液晶顯示控制電路設計
實驗4-39 狀態(tài)機控制串/并轉換8數(shù)碼靜態(tài)顯示電路設計
實驗4-40 基于FPGA的紅外雙向通信電路設計
4.4 EDA綜合實驗與設計
實驗4-41 樂曲硬件演奏電路設計
實驗4-42 正交幅度調(diào)制與解調(diào)系統(tǒng)實現(xiàn)
實驗4-43 基于UART串口控制的模型電子琴設計
實驗4-44 基于M9K RAM型LPM移位寄存器設計
實驗4-45 單片全數(shù)字型DDS函數(shù)信號發(fā)生器綜合設計
實驗4-46 乒乓球游戲電路設計
實驗4-47 PS2鍵盤控制模型電子琴電路設計
實驗4-48 GPS應用的通信電路設計
實驗4-49 在ModelSim上進行4位計數(shù)器仿真
實驗4-50 在ModelSim上進行16位累加器設計仿真
第五章 SOPC實驗與設計
實驗5-1 基于SOPC的多功能數(shù)字鐘設計
實驗5-2 彩色液晶顯示控制電路設計
實驗5-3 基于Nios II的直流電機控制
實驗5-4 自定制硬件乘法器
實驗5-5 硬件樂曲演播系統(tǒng)設計
實驗5-6 基于UART的I2C總線傳輸
實驗5-7 基于Nios II的等精度頻率計設計
第六章 單片機系統(tǒng)綜合實驗
6.1 單片機基本實驗
實驗6-1．存儲器塊清零程序設計
實驗6-2 二進制到BCD轉換程序設計
實驗6-3 十六進制到ASCII碼轉換程序設計
實驗6-4 存儲塊移動程序設計
實驗6-5 多分支程序
實驗6-6 數(shù)據(jù)排序程序設計.
實驗6-7 P1口輸入、輸出實驗
實驗6-8 交通燈控制（軟件延時法）
實驗6-9 交通燈控制（定時器延時法）
實驗6-10 計數(shù)器應用實驗
實驗6-11 外部中斷實驗
實驗6-12 定時器實驗1（P1口狀態(tài)取反）
實驗6-13 定時器輸出PWM實驗
實驗6-14 外部中斷實驗
6.2 單片機擴展和接口實驗與設計
實驗6-15 單片機串口擴展
實驗6-16 鍵盤與液晶顯示控制
實驗6-17 單片機串行通信和紅外雙向通信
實驗6-18 單片機擴展X5045看門狗器件
實驗6-19 單片機擴展DS1302時鐘/日歷器件
實驗6-20 SPI串行DAC TLV5637與單片機的接口
實驗6-21 串行精密ADC器件ADS1100與單片機的接口
實驗6-22 串行高速ADC器件ADS7816與單片機的接口
實驗6-23 高速微功耗串行ADC器件TLV2541與單片機的接口
實驗6-24 雙通道A/D轉換芯片ADC0832與單片機的接口
實驗6-25 高速同步10位串行A/D轉換器與單片機的接口
第七章 單片機擴展FPGA綜合實驗與設計
實驗7-1 單片機串行擴展FPGA系統(tǒng)設計
實驗7-2 單片機數(shù)據(jù)交換FPGA擴展電路設計
實驗7-3 擴展外部數(shù)據(jù)存儲器的單片機與FPGA擴展系統(tǒng)設計
實驗7-4 四通道PWM信號發(fā)生器及其單片機控制系統(tǒng)設計
實驗7-5 移相信號發(fā)生器的FPGA與單片機擴展系統(tǒng)設計
實驗7-6 里薩如圖波形發(fā)生器的單片機與FPGA擴展系統(tǒng)設計
實驗7-7 數(shù)字電壓表FPGA單片機的系統(tǒng)設計
實驗7-8 數(shù)字頻率計與單片機串行通信接口功能設計
實驗7-9 直流電機測控單片機與FPGA擴展系統(tǒng)設計
實驗7-10 等精度頻率/脈寬/占空比/相位多功能測試儀設計
第八章 基于單片機8051/8088微機原理IP核的FPGA片上系統(tǒng)SOC設計
實驗8-1．單片機串口擴展FPGA片上系統(tǒng)SOC設計
實驗8-2．擴展外部數(shù)據(jù)存儲器的FPGA單片系統(tǒng)設計
實驗8-3．四通道PWM信號發(fā)生器及單片系統(tǒng)設計
實驗8-4．移相信號發(fā)生器的FPGA片上系統(tǒng)SOC設計
實驗8-5．里薩如圖波形發(fā)生器的FPGA片上系統(tǒng)設計
實驗8-6．數(shù)字電壓表FPGA單片系統(tǒng)SOC設計
實驗8-7．數(shù)字頻率計與單片機串行通信接口功能設計
實驗8-8．直流電機測控FPGA單片系統(tǒng)設計
實驗8-9．等精度頻率計FPGA單片系統(tǒng)設計
實驗8-10．基于FPGA的紅外雙向通信單片系統(tǒng)設計
實驗8-11. 頻率和占空比可數(shù)控方波信號發(fā)生器設計示例
實驗8-12. 8052 IP核等精度頻率計/GPS應用聯(lián)合設計
實驗8-13. 8051核控制DS18B20數(shù)字溫度模塊
實驗8-14. 8051核驅動LCD128X64
實驗8-15. 基本8088和8253核應用
實驗8-16. 基本8088系統(tǒng)的GPS應用模塊
實驗8-17. 8088系統(tǒng)的DMA核應用
實驗8-18. 8088系統(tǒng)UART核應用
實驗8-19. 8086經(jīng)典微機片上系統(tǒng)構建
